

JP 2005-45166 A 2005.2.17

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-45166

(P2005-45166A)

(43) 公開日 平成17年2月17日(2005.2.17)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
H01L 29/78	H01L 29/78 301G	4K030
H01L 21/318	H01L 21/316 X	5F058
H01L 21/338	H01L 29/78 517T	5F110
H01L 29/786	H01L 29/78 517V	5F140
// C23C 16/42	C23C 16/42	

審査請求 有 請求項の数 7 O L (全 11 頁)

(21) 出願番号 特願2003-279885 (P2003-279885)
 (22) 出願日 平成15年7月25日 (2003. 7. 25)

(71) 出願人 000003078
 株式会社東芝
 東京都港区芝浦一丁目1番1号
 (74) 代理人 100058479
 弁護士 鈴江 武彦
 (74) 代理人 100091351
 弁護士 河野 哲
 (74) 代理人 100088683
 弁護士 中村 誠
 (74) 代理人 100108855
 弁護士 蔵田 昌俊
 (74) 代理人 100084618
 弁護士 村松 貞男
 (74) 代理人 100092196
 弁護士 橋本 良郎

最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 ゲート絶縁膜として金属シリケートを用いた構成において、ゲート電極を構成するボロン等の原子のゲート絶縁膜中への拡散を抑制すると共に、シリコン基板の界面準位の増加を抑制する。

【解決手段】 シリコン基板101上にゲート絶縁膜103を介してゲート電極104が形成された電界効果型トランジスタを有する半導体装置であって、ゲート絶縁膜103は、金属・シリコン・酸素・窒素を含み、該膜103中の窒素濃度はゲート電極界面部で最大、且つ基板界面部で最小であり、ゲート絶縁膜103中の金属濃度はゲート電極界面部で最小、且つ基板界面部で最大である。

【選択図】 図1



(2)

JP 2005-45166 A 2005.2.17

【特許請求の範囲】

【請求項 1】

半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、

前記ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素濃度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であり、前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする半導体装置。

【請求項 2】

前記半導体基板は、シリコン基板、SiGe層上のSi層、又は絶縁膜上のSi層からなることを特徴とする請求項 1 記載の半導体装置。 10

【請求項 3】

前記ゲート絶縁膜中の金属濃度は、前記ゲート電極との界面から前記基板との界面に向かって単調に増加していることを特徴とする請求項 1 又は 2 記載の半導体装置。

【請求項 4】

前記ゲート絶縁膜中の金属濃度は、前記ゲート電極側から前記基板側へと単調に増加しており、且つ前記ゲート電極との界面部及び前記基板との界面部で共に一様であることを特徴とする請求項 1 又は 2 記載の半導体装置。

【請求項 5】

前記ゲート絶縁膜中の金属濃度を $\text{Metal} / (\text{Metal} + \text{Si})$ (但し、Metal はゲート絶縁膜中の金属の組成比、Si はゲート絶縁膜中のシリコンの組成比) と定義したとき、該金属濃度は前記ゲート電極との界面部で 15% 以下であり、且つ前記基板との界面部で 35% 以上であることを特徴とする請求項 1 ~ 4 の何れかに記載の半導体装置。 20

【請求項 6】

前記ゲート絶縁膜中の金属は、ハフニウム (Hf)、ジルコニウム (Zr)、チタン (Ti)、タンタル (Ta)、アルミニウム (Al)、イットリウム (Y)、ランタン (La)、セリウム (Ce) の中の 1 つ元素、或いは複数の元素であることを特徴とする請求項 1 ~ 5 の何れかに記載の半導体装置。

【請求項 7】

半導体基板上に、金属濃度が基板界面側で最大となり且つ上層側で最小となる金属・シリコン・酸素を含む金属シリケート膜を堆積する工程と、 30

前記金属シリケート膜の表面部に窒素を導入して窒化金属シリケート膜を形成する工程と、

前記窒化金属シリケート膜上にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電界効果型トランジスタ (MISFET) を有する半導体装置に係わり、特にゲート絶縁膜に高誘電率材料を用いた半導体装置及びその製造方法に関する。 40

【背景技術】

【0002】

近年、LSI の高遠化、高集積化の要求によりゲート絶縁膜の薄膜化が進められており、SiO₂ 膜ではリーク電流抑制等の観点から薄膜化がもはや限界となっている。そこで、SiO₂ 換算膜厚が薄く且つリーク電流の少ない絶縁膜として、SiO₂ よりも比誘電率の高い材料 (High-k 材料) を用いることが検討されている。このような High-k 材料として、SiO₂ に金属原子を添加した、いわゆる金属シリケートを用いることが検討されている。

【0003】

50

(3)

JP 2005-45156 A 2005.2.17

金属シリケートをゲート絶縁膜とした場合の深刻な問題は、ゲート電極を構成する原子（例えば poly-Si 電極を用いた場合のドーバント原子のボロン等）がゲート絶縁膜中へ拡散することである。ゲート絶縁膜中へ拡散した電極構成原子は膜中で固定電荷を発生し、フラットバンド電圧シフトや移動度低下を引き起こす。この電極構成原子の拡散は、金属シリケートに窒素を添加することで抑制されることが知られているが、一方で添加した窒素がシリコン基板との界面近傍に存在すると界面準位を増加させ、これが移動度の低下をもたらすことも知られている。

【0004】

従って、ゲート絶縁膜中への電極構成原子の拡散を抑制しなおかつ基板界面の特性を良好に保つためには、電極界面付近のみに窒素を高濃度に添加することが好ましい。しかし、金属シリケート中での窒素原子の拡散は特に速いため、一時的にはゲート電極側のみ濃度が大きく偏った分布を持つようにゲート絶縁膜中に窒素を導入することはできても、これを安定的に維持することは極めて困難である。

【特許文献1】特開2001-332547

【発明の開示】

【発明が解決しようとする課題】

【0005】

このように従来、MISFETのゲート絶縁膜として金属シリケートを用いた場合、ゲート電極を構成するボロン等の原子のゲート絶縁膜中への拡散を抑制するためにゲート絶縁膜中に窒素を導入する必要があるが、ゲート絶縁膜中に窒素を導入すると、シリコン基板の界面準位を増加させて移動度の低下を招く問題があった。

【0006】

本発明は、上記事情を考慮して成されたもので、その目的とするところは、ゲート絶縁膜として金属シリケートを用いた構成において、ゲート電極を構成するボロン等の原子のゲート絶縁膜中への拡散を抑制することができ、且つシリコン基板の界面準位の増加を抑制することができ、LSIの高速化及び高集積化に寄与し得る半導体装置を提供することにある。

【課題を解決するための手段】

【0007】

上記課題を解決するために本発明は、次のような構成を採用している。

【0008】

即ち本発明は、半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、前記ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素濃度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であり、前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする。

【0009】

ここで、ゲート絶縁膜のゲート電極との界面部とは、ゲート電極界面のみならず、ゲート電極界面とその近傍を含む領域を意味している。同様に、基板界面部とは、基板界面のみならず、基板界面とその近傍を含む領域を意味している。即ち、界面部とは界面付近を意味している。

【0010】

また、本発明の望ましい実施態様としては次のものがあげられる。

【0011】

(1) 半導体基板は、シリコン基板であること。

【0012】

(2) 半導体基板は、 SiGe 層上の Si 層であること。さらに、 SiGe 層は格子歪みが緩和されたものであり、 Si 層は格子歪み（引張り歪み）を有するものであること。

【0013】

(3) 半導体基板は、絶縁膜上の Si 層（ SOI ）からなること。

(4)

JP 2005-45156 A 2005.2.17

【0014】

(4) ゲート絶縁膜中の金属濃度は、ゲート電極界面から基板界面に向かって単調に増加すること。

【0015】

(5) ゲート絶縁膜中の金属濃度は、ゲート電極界面から基板界面に向かって階段状に増加すること。

【0016】

(6) ゲート絶縁膜中の金属濃度は、ゲート電極側から基板側へと単調に増加しており、且つゲート電極界面部及び基板界面部で共に一様であること。

【0017】

(7) ゲート絶縁膜中の金属濃度を $\text{Metal} / (\text{Metal} + \text{Si})$ (但し、 Metal はゲート絶縁膜中の金属の組成比、 Si はシリコンの組成比) と定義したとき、該金属濃度はゲート電極界面部で15%以下であり、且つ基板界面部で35%以上であること。

【0018】

(8) ゲート絶縁膜中の金属は、ハフニウム (Hf)、ジルコニウム (Zr)、チタン (Ti)、タンタル (Ta)、アルミニウム (Al)、イットリウム (Y)、ランタン (La)、セリウム (Ce) の中の1つ元素、或いは複数の元素であること。

【0019】

また本発明は、電界効果型トランジスタを有する半導体装置の製造方法であって、シリコン基板上に、金属濃度が基板界面側で最大となり且つ上層側で最小となる金属・シリコン・酸素を含む金属シリケート膜を堆積する工程と、前記金属シリケート膜の表面に窒素を導入して窒化金属シリケート膜を形成する工程と、前記窒化金属シリケート膜上にゲート電極を形成する工程と、を含むことを特徴とする。

【発明の効果】

【0020】

本発明によれば、ゲート絶縁膜中の窒素濃度をゲート電極界面部で最大、且つ基板界面部で最小としているので、ゲート絶縁膜中の窒素濃度をゲート電極界面部で十分高くしてゲート電極構成原子のゲート絶縁膜中への拡散を抑制することができ、ゲート絶縁膜中の窒素濃度を基板界面部で十分低くしてシリコン基板の界面準位の増加を抑制することができる。これに加えて、ゲート絶縁膜中における金属濃度をゲート電極界面部で最小、且つ基板界面部で最大としているので、窒素濃度が高い領域では金属濃度が低くなり、これにより窒素の拡散を抑制することができる。

【0021】

従って、ゲート電極を構成する原子のゲート絶縁膜中への拡散を抑制し、且つシリコン基板との界面の特性が良好な窒化金属シリケート絶縁膜を得ることができる。これにより、MISFETの性能を向上させることが可能となり、LSIの高速化、高集積化に寄与することができる。

【発明を実施するための最良の形態】

【0022】

本発明で提案する半導体装置は、窒化金属シリケート中の窒素原子と金属原子の膜中での濃度分布について、窒素濃度が電極界面付近で最大かつ基板界面付近で最小であり、それと同時に金属濃度が電極界面付近で最小かつ基板界面付近で最大であることを特徴とする。

【0023】

上記の電極界面付近とはゲート電極とゲート絶縁膜の真の界面を含む有限の領域を指しており、このことは基板界面付近についても同様である。そこで、以下では金属原子及び窒素原子のゲート絶縁膜中での濃度分布の具体的な例を幾つか示す。図1(a)～(c)は本発明のゲート絶縁膜中における金属原子と窒素原子の膜厚方向の濃度分布を示す概念図である。なお、図中の101はシリコン基板、103はゲート絶縁膜としての窒化金属シリケート、104はゲート電極としてのポリSi膜を示している。

10

20

30

50

(5)

JP 2005-45156 A 2005.2.17

【0024】

図1(a)に示すように、基板界面の近傍に金属原子の濃度が高い領域があり、ゲート電極界面の近傍に金属原子の濃度が低い領域が存在し、それらに挟まれる領域における金属原子の濃度は両界面近傍の中間的な濃度である。即ち、基板界面付近と電極界面付近とで挟まれる領域においては、金属原子の濃度が電極側から基板側へ向かって一定の傾斜で徐々に増加している。一方、窒素原子の濃度はゲート電極界面で最大であり基板界面で最小であり、窒素原子の濃度が電極側から基板側へ向かって一定の傾斜で徐々に減少している。

【0025】

図1(b)は、ゲート電極界面から基板界面に向かって金属濃度が単調に増加する場合である。図1(b)に示すように、金属濃度の膜厚方向の勾配は膜中で必ずしも一様である必要はなく、途中で変化していてもよい。

【0026】

図1(c)は、金属原子の濃度に関してゲート絶縁膜がゲート電極界面側と基板界面側の2つの領域に分かれ、それぞれの領域内では金属濃度が一様な場合である。この場合も、ゲート絶縁膜中の金属濃度は、ゲート電極側で低く基板側で高くなっている。また、このような濃度分布は、ゲート絶縁膜を2層に形成することにより得られる。さらに、多数の層を積層することにより、ゲート絶縁膜中の金属組成が階段状に変化するような構成としても良い。

【0027】

これらの図1(a)～(c)で示したように、金属原子の濃度は真の界面で最大或いは最小である必要はなく、ゲート電極界面を含む有限の領域を意味する電極界面付近で最大となり、且つ基板界面を含む有限の領域を意味する基板界面付近で最小であれば、全て本発明の範囲に含まれる。このことは窒素原子の濃度分布についても同様である。より具体的には、金属又は窒素の濃度が界面よりも僅かに内側で最大又は最小となる場合であっても、本発明の範囲に含まれる。

【0028】

上記の構造にすることで、ゲート電極側のみ濃度が大きく偏った窒素分布は安定的に維持され、ゲート電極構成原子のゲート絶縁膜中への拡散を抑制し、かつ半導体基板界面の特性が良好な窒化金属シリケート膜が実現できる。

【0029】

以下にその理由を説明する。窒化金属シリケートからなるゲート絶縁膜中の窒素原子は、金属濃度が高い部分ほど周囲の原子との結合が弱く、一方金属濃度の低い部分ほど結合は強い。そのため、熱などの膜中原子の再構成が促される外的要因が加わった際に、膜中の金属原子の濃度分布が上記のプロファイルを持つ場合には、金属濃度の高い基板界面付近ほどの窒素原子の外部への散逸が顕著であり、金属濃度の低いゲート電極界面付近ほど安定してそのまま維持される。従って、ゲート絶縁膜中の窒素原子の濃度は自発的にゲート電極側ほど濃度が高くなる傾向を持ち、表面窒化によってゲート電極側に偏って導入された窒素原子の急峻な分布は安定的に維持される。

【0030】

次に、ゲート電極付近、基板付近で望ましい金属原子の濃度について図2と図3を参照しながら検討する。 hafnium 濃度 $Hf / (Hf + Si)$ の異なる (15%と35%) の窒化 hafnium シリケートを成膜した。いずれも窒素濃度は40 at.%であり、組成は膜中で一様である。これらの膜を絶縁膜とするシリコン基板/窒化 hafnium シリケート / poly-Si の M I S 試料を作製した。

【0031】

この M I S 試料に熱処理 (1000℃, 30秒, 窒素雰囲気中) を加えた後、膜厚方向の窒素濃度分布を H R - R B S (High Resolution Rutherford Backscattering Spectroscopy) 分析により測定した。その結果が図2である。図2から分かるように、 hafnium 濃度が35%の試料は15%の試料に比べて膜中の窒素濃度が有意に低い。これは、成膜

(6)

JP 2005-45166 A 2005.2.17

時には窒素濃度が同じであった両試料のうち、ハフニウム濃度の高い試料のみ熱処理によって窒素原子が絶縁膜外部に散逸し、最終的に膜中窒素濃度が低下したと考えられる。上述のHR-RBSでは、奥行き方向の濃度分布を知ることができる。ゲート絶縁膜のような薄膜ではRBSやXPS (X-ray Photoelectron Spectroscopy) を用いて組成分析が可能である。

【0032】

つまり、ハフニウム濃度が高いほど窒素原子と周囲の原子との結合が弱く、熱などの原子の再構成を促す外的要因によって容易に結合が切断され、絶縁膜外部へと放出されるためである。この窒素の膜中での安定性のハフニウム濃度依存性に関して模式的に表すと図3のようになる。図3によれば、膜中の窒素原子を安定的にその場に維持するためにはハフニウム濃度 $Hf / (Hf + Si)$ を15%以下にすることが望ましく、この濃度が電極界面付近の濃度として望ましい上限である。また、膜中の窒素原子を外部へ散逸させるためにはハフニウム濃度 $Hf / (Hf + Si)$ を35%以上にすることが望ましく、この濃度が基板界面付近の濃度として望ましい下限である。

【0033】

以上の検討の結果、ゲート絶縁膜中の急峻な窒素濃度分布を安定的に維持するためには、窒化金属シリケート膜中の金属濃度 $Met al / (Met al + Si)$ は、電極付近で15%以下、基板付近で35%以上とすることが重要であると結論付けられる。

【0034】

以下、図面を参照しながら本発明のより具体的な実施形態を詳細に説明する。

【0035】

図4は、本発明の実施形態に係わるMISFETの断面構成を示した図である。このMISFETは、p型シリコン基板101と、このシリコン基板101上に形成された窒化金属シリケートからなるゲート絶縁膜103と、このゲート絶縁膜103上に形成されたn型不純物の導入されたポリシリコンからなるゲート電極104を具備している。また、シリコン基板101中のゲート電極104を挟む位置には、n型不純物の導入された拡散層であるソース・ドレイン領域105が形成されている。ゲート電極104の側壁にはシリコン窒化膜からなるゲート側壁106が形成されている。107はシリコン酸化膜からなる層間絶縁膜である。層間絶縁膜107に設けられたコンタクト孔を介して、ゲート電極104及びソース・ドレイン領域105にアルミニウム配線108が接続されている。また、MISFETは基板101上に複数個形成され、各々のMISFETは素子分離領域102によって分離されている。

【0036】

次に、具体的な形成方法について、窒化ハフニウムシリケート膜をゲート絶縁膜103とするn-MISFETを例として説明する。

【0037】

まず、図5(a)に示すように、面方位(100)、比抵抗4~6Ωcmのp型シリコン基板101上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばLP-TEOS膜を埋め込むことにより素子分離領域102を形成する。その後、ゲート絶縁膜103を形成する。

【0038】

ゲート絶縁膜103を化学気相成長法(CVD法)で成膜する場合、ハフニウム系の原材料ガス例えば C_4H_8 、 H_4 、 N_2 、 Hf と、シリコン系の原材料ガス例えば C_4H_8 、 H_2 、 N_4 、 Si と、酸素を反応炉内に供給しハフニウムシリケート膜を成膜する。このとき、時間と共に酸素の流量比が高くなるように変化させることでゲート絶縁膜103のシリコン基板に近い側ではハフニウム含有量が多くなり、表面側では少なくなる。また、ハフニウム含有量は成膜温度によって調整することもできる。即ち、時間とともに成膜温度を例えば650℃から400℃まで低下させることで、表面側でハフニウム含有量を少なくすることができるので、酸素流量比を調整する代わりにこの方法を用いてもよい。

【0039】

(7)

JP 2005-45156 A 2005.2.17

上記のハフニウムシリケート膜の成膜は原子層堆積法（ALD法）で行ってもよい。この場合、ハフニウム系原材料ガスとシリコン系原材料ガスと酸素を図6に示すように交互に供給する。即ち、ハフニウム系ガスとシリコン系ガスの1回当たりの供給時間はそれぞれ一定 T_{Hf} 、 T_{Si} に保持した状態で、酸素の1回当たりの供給時間は $T_1 < T_2 < T_3 < T_4$ と順次長くするように変化させる。これにより、ゲート絶縁膜103のシリコン基板に近い側ではハフニウム含有量が多くなり、また表面側では少なくなる。

【0040】

また、ハフニウムシリケート膜の成膜はスパッタ成膜法で行ってもよい。例えば、アルゴン・酸素混合ガス中で、ハフニウムターゲットとシリコンターゲットを同時に用いてスパッタ成膜する。このとき、シリコンターゲットの出力に対するハフニウムターゲットの出力の比が時間とともに小さくするように変化させる。これにより、ゲート絶縁膜103のシリコン基板に近い側ではハフニウム含有量が多くなり、また表面側では少なくなる。

【0041】

次に、図5（b）に示すように、ハフニウムシリケート膜103の表面近傍の窒化を行う。例えば、NOガス或いはNH₃、ガス雰囲気中で加熱することでゲート絶縁膜103の表面近傍を窒化することができる。また、窒素イオン注入を用いて表面にのみ窒素原子を導入し急速加熱（RTA）によって窒素原子の安定化を行ってもよい。また、励起（ラジカル）窒素を照射する手法で表面近傍に窒素を導入してもよい。この方法は、表面近傍のみの高濃度の窒化が望ましい場合は特に有効である。

【0042】

次に、図5（c）に示すように、化学気相成長法によってポリシリコン膜を全面に堆積し、このポリシリコン膜をパターニングしてゲート電極104を形成する。続いて、例えば450℃、圧力1～104Paにおいて、窒素ガスで希釈したSiH₄ガスとNH₃ガスの混合ガスを用いて、例えば5～200nmのシリコン窒化膜106を堆積する。

【0043】

以後の工程は、通常のMISFETの製造工程と同様である。具体的には、例えば加速電圧20keV、ドーズ量 $1 \times 10^{13} \text{ cm}^{-2}$ で砒素のイオン注入を行い、ソース・ドレイン領域105を形成する。続いて、化学気相成長法によって全面に層間絶縁膜となるシリコン酸化膜107を堆積し、この層間絶縁膜107にコンタクト孔を開く。その後、スパッタ法によって全面にアルミニウム膜を堆積し、これを反応性イオンエッチングによってパターニングすることにより配線108を形成する。このような工程を経て、前記図4に示すMISFETを形成することができる。

【0044】

かくして形成されたMISFETにおいては、ゲート絶縁膜103中の窒素濃度をゲート電極界面部で十分高くしているため、ゲート電極104の構成原子のゲート絶縁膜103中への拡散を抑制することができる。さらに、ゲート絶縁膜103中の窒素濃度を基板界面部で十分低くしているため、シリコン基板101の界面準位の増加を抑制することができる。

【0045】

しかも、窒素濃度が高いゲート電極界面部では金属濃度を十分低くしているため、ゲート電極界面部における窒素の拡散を抑制することができる。さらに、窒素濃度が低い基板界面部では金属濃度を十分高くしているため、基板界面部における窒素の外部への散逸を促進することができる。このため、ゲート絶縁膜103中の窒素濃度として、ゲート電極界面側で高く基板側で低い状態が安定に保持されることになる。

【0046】

従って、最終的な製品レベルにおいても、ゲート電極104を構成する原子のゲート絶縁膜103中への拡散を抑制し、且つシリコン基板101との界面の特性が良好な窒化金属シリケート絶縁膜を得ることができる。これにより、MISFETの性能を向上させることが可能となり、LSIの高速化、高集積化に寄与することができる。

【0047】

(8)

JP 2005-45166 A 2005.2.17

なお、本発明は上述した実施形態に限定されるものではない。実施形態では、基板としてシリコン基板を用いたが、この代わりに、SiGe層上にSi層を形成したSi/SiGe基板を用いることもできる。ここで、SiGe層を格子歪みが緩和されたものとし、Si層に格子歪み(引っ張り歪み)を持たせることにより、歪みSiチャネルを利用した高移動度のFETを作製することができる。さらに、シリコン基板の一部の領域がSiO₂に置き換わったSOI(Silicon On Insulator)構造の基板を用いてもよい。また、シリコン基板の形状が異なるMISFET、例えばFin型FETに適用することも可能である。

【0048】

また、ゲート電極としては、シリコンの代わりにゲルマニウム、或いはこれらの混合物 10を用いてもよい。さらに、TiN、Ta₂N₅、W、Nb、Ru、Ru酸化物等の金属電極を用いてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

【図面の簡単な説明】

【0049】

【図1】本発明で提案するMISFETのゲート絶縁膜中の窒素原子及び金属原子の濃度分布を示す概念図。

【図2】窒化ハフニウムシリケートからなるゲート絶縁膜中の膜厚方向の窒素濃度分布を、熱処理前後でHR-RBSによって測定した結果を示す図。

【図3】窒化ハフニウムシリケート膜中における窒素の安定性の、ハフニウム濃度依存性 20を示す概念図。

【図4】本発明の実施形態に係わるMISFETの概略構造を示す断面図。

【図5】図4のMISFETの製造工程を示す断面図。

【図6】窒化ハフニウムシリケート膜をALD法で成膜する際のガス供給タイミングを示す図。

【符号の説明】

【0050】


- 101…シリコン基板
- 102…素子分離領域
- 103…ゲート絶縁膜
- 104…ゲート電極
- 105…拡散層(ソース・ドレイン領域)
- 106…シリコン窒化膜
- 107…層間絶縁膜
- 108…配線

30


(9)

JP 2005-45166 A 2005.2.17


【図 1】




【図 2】




【図 3】



【図 4】




【図 5】



(10)

JP 2005-45166 A 2005.2.17

【図 6】



(11)

JP 2005-45166 A 2005.2.17

フロントページの続き

(72)発明者 飯島 良介

神奈川県横浜市磯子区新杉田町 8 番地 株式会社京芝横浜事業所内

(72)発明者 山口 豪

神奈川県横浜市磯子区新杉田町 8 番地 株式会社京芝横浜事業所内

(72)発明者 西山 彰

神奈川県横浜市磯子区新杉田町 8 番地 株式会社京芝横浜事業所内

F ターム(参考) 4K030 AA05 AA09 BA01 BA02 BA10 BA17 BA18 BA22 BA42 BA48

CA04 CA12 LA02

5F058 BA01 BA05 BC12 BD09 BD16 BF02 BF12 BF20 BF23 BF30

BF37 BH04 BH15 BH16 BJ01

5F110 AA14 AA30 CC02 DD05 DD13 EE01 EE02 EE04 EE08 EE09

EE32 EE45 FF01 FF05 FF26 FF27 FF28 GG02 GG12 HJ01

HJ04 HJ13 HL03 HL23 NN02 NN23 NN35 NN62

5F140 AA05 AA06 AA28 AC28 AC36 BA01 BA05 BA20 BD04 BD07

BD15 BD17 BE05 BE07 BE09 BE10 BE15 BE17 BE19 BF01

BF04 BF07 BF10 BG08 BG14 BH49 BJ01 BJ05 BJ23 BK13

BK25 BK29 CA03 CB04 CC03 CC12

* NOTICES *

JP0 and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1]

It is a semiconductor device which has the field effect transistor by which a gate electrode was formed via gate dielectric film on a semiconductor substrate,

Said gate dielectric film nitrogen concentration in this film in an interface part with said gate electrode including metal silicon, oxygen, and nitrogen The maximum, And a semiconductor device to which it is the minimum in an interface part with said substrate, and metal concentration in said gate dielectric film is characterized by being the maximum by the minimum and an interface part with said substrate in an interface part with said gate electrode.

[Claim 2]

The semiconductor device according to claim 1, wherein said semiconductor substrate consists of a Si layer on a silicon substrate and a SiGe layer, or a Si layer on an insulator layer.

[Claim 3]

The semiconductor device according to claim 1 or 2, wherein metal concentration in said gate dielectric film is increasing from an interface with said gate electrode in monotone toward an interface with said substrate.

[Claim 4]

The semiconductor device according to claim 1 or 2 which metal concentration in said gate dielectric film is increasing from said gate electrode side to said substrate side in monotone, and is characterized by being uniform in both an interface part with said gate electrode, and an interface part with said substrate.

[Claim 5]

When metal concentration in said gate dielectric film is defined as $\text{Metal}/(\text{Metal}+\text{Si})$ (however, Metal composition ratio of metal in gate dielectric film and Si composition ratio of silicon in gate

dielectric film), The semiconductor device according to any one of claims 1 to 4, wherein this metal concentration is 15% or less in an interface part with said gate electrode and is not less than 35% in an interface part with said substrate.

[Claim 6]

Metal in said gate dielectric film Hafnium (Hf), a zirconium (Zr), The semiconductor device according to any one of claims 1 to 5 being titanium (Ti), tantalum (Ta), aluminum (aluminum), yttrium (Y), a lanthan (La), one element in cerium (Ce), or two or more elements.

[Claim 7]

A process of depositing a metal-silicates film containing metal silicon and oxygen which metal concentration serves as the maximum by the substrate interface side, and serves as the minimum by the upper layer side on a semiconductor substrate,

A process of introducing nitrogen into a surface part of said metal-silicates film, and forming a nitriding metal-silicates film,

A process of forming a gate electrode on said nitriding metal-silicates film,

***** -- a manufacturing method of a semiconductor device characterized by things.

[Translation done.]

* NOTICES *

JP0 and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Field of the Invention]

[0001]

This invention relates to a semiconductor device which used the high dielectric constant material especially for gate dielectric film, and a manufacturing method for the same with respect to the semiconductor device which has a field effect transistor (MISFET).

[Background of the Invention]

[0002]

In recent years, thin film-ization of gate dielectric film is advanced by the demand of improvement in the speed of LSI, and high integration, and thin film-ization already serves as a limit from viewpoints of leakage current control etc. by the SiO_2 film. Then, it is examined that SiO_2 conversion thickness uses the material (High-k material) whose specific inductive capacity is higher than SiO_2 as a thin insulator layer with little leakage current. Using for SiO_2 what is called metal silicates that added the metal atom as such a High-k material is examined.

[0003]

The serious problem at the time of using metal silicates as gate dielectric film is that the atoms (for example, boron of the dopant atom at the time of using a poly-Si electrode, etc.) which constitute a gate electrode are spread into gate dielectric film. The electrode configuration atom diffused into gate dielectric film generates a fixed electric charge in a film, and causes a flat-band-voltage shift and a mobility fall. Although it is known that diffusion of this electrode configuration atom will be controlled by adding nitrogen to metal silicates, when the nitrogen added by one side exists near the interface with a silicon substrate, interface state density is made to increase, and it is also known that this will bring about the fall of mobility.

[0004]

Therefore, in order to control diffusion of the electrode configuration atom to the inside of gate dielectric film and to keep the characteristic of a substrate interface good moreover, it is preferred to add nitrogen only near an electrode interface at high concentration. However, even if only the gate electrode side can introduce nitrogen into gate dielectric film temporarily so that concentration may have the greatly partial distribution since diffusion of the nitrogen atom in the inside of metal silicates is especially quick, it is very difficult to maintain this stably.

[Patent documents 1] JP,2001-332547,A

[Description of the Invention]

[Problem(s) to be Solved by the Invention]

[0005]

Thus, when metal silicates are conventionally used as gate dielectric film of MISFET, in order to control diffusion into the gate dielectric film of atoms, such as boron which constitutes a gate electrode, it is necessary to introduce nitrogen into gate dielectric film but, and. When nitrogen was introduced into gate dielectric film, there was a problem which makes the interface state density of a silicon substrate increase, and causes the fall of mobility.

[0006]

The place which accomplished this invention in consideration of the above-mentioned situation, and is made into the purpose, In the composition using metal silicates as gate dielectric film, diffusion into the gate dielectric film of atoms, such as boron which constitutes a gate electrode, can be controlled, And the increase in the interface state density of a silicon substrate can be controlled, and it is in providing the semiconductor device which can be contributed to improvement in the speed and high integration of LSI.

[Means for Solving the Problem]

[0007]

The following composition is used for this invention in order to solve an aforementioned problem.

[0008]

Namely, this invention is a semiconductor device which has the field effect transistor by which a gate electrode was formed via gate dielectric film on a semiconductor substrate, Said gate dielectric film nitrogen concentration in this film in an interface part with said gate electrode including metal silicon, oxygen, and nitrogen The maximum, And it is the minimum in an interface part with said substrate, and metal concentration in said gate dielectric film is characterized by being the maximum in the minimum and an interface part with said substrate in an interface part with said gate electrode.

[0009]

Here, an interface part with a gate electrode of gate dielectric film means a field including not

only a gate electrode interface but a gate electrode interface, and its neighborhood. Similarly, a substrate interface part means a field including not only a substrate interface but a substrate interface, and its neighborhood. That is, an interface part means near an interface.

[0010]

The following are raised as a desirable embodiment of this invention.

[0011]

(1) A semiconductor substrate should be a silicon substrate.

[0012]

(2) A semiconductor substrate should be a Si layer on a SiGe layer. As for a SiGe layer, a lattice strain should be eased, and a Si layer should have a lattice strain (hauling distortion).

[0013]

(3) A semiconductor substrate should consist of a Si layer (SOI) on an insulator layer.

[0014]

(4) Metal concentration in gate dielectric film should increase from a gate electrode interface in monotone toward a substrate interface.

[0015]

(5) Metal concentration in gate dielectric film should increase from a gate electrode interface stair-like toward a substrate interface.

[0016]

(6) Metal concentration in gate dielectric film is increasing from the gate electrode side to the substrate side in monotone, and be uniform in both a gate electrode interface part and a substrate interface part.

[0017]

(7) When you define metal concentration in gate dielectric film as $\text{Metal}/(\text{Metal}+\text{Si})$ (however, Metal composition ratio of metal in gate dielectric film and Si composition ratio of silicon), this metal concentration is 15% or less in a gate electrode interface part, and be not less than 35% in a substrate interface part.

[0018]

(8) Metal in gate dielectric film should be hafnium (Hf), a zirconium (Zr), titanium (Ti), tantalum (Ta), aluminum (aluminum), yttrium (Y), a lanthan (La), one element in cerium (Ce), or two or more elements.

[0019]

This invention is provided with the following.

A process of being a manufacturing method of a semiconductor device which has a field effect transistor, and depositing a metal-silicates film containing metal silicon and oxygen which metal concentration serves as the maximum by the substrate interface side, and serves as the minimum by the upper layer side on a silicon substrate.

A process of introducing nitrogen into the surface of said metal-silicates film, and forming a nitriding metal-silicates film in it.

A process of forming a gate electrode on said nitriding metal-silicates film.

[Effect of the Invention]

[0020]

Since according to this invention it is considered as the maximum in a gate electrode interface part and nitrogen concentration in gate dielectric film is made into the minimum in the substrate interface part, Nitrogen concentration in gate dielectric film can be made high enough in a gate electrode interface part, diffusion into the gate dielectric film of a gate electrode composition atom can be controlled, nitrogen concentration in gate dielectric film can be made low enough in a substrate interface part, and the increase in the interface state density of a silicon substrate can be controlled. In addition, since it is considered as the minimum in a gate electrode interface part and metal concentration in gate dielectric film is made into the maximum in the substrate interface part, in the field where nitrogen concentration is high, metal concentration becomes low and, thereby, diffusion of nitrogen can be controlled.

[0021]

Therefore, diffusion into the gate dielectric film of the atom which constitutes a gate electrode can be controlled, and a nitriding metal-silicates insulator layer with the good characteristic of an interface with a silicon substrate can be obtained. It becomes possible to raise the performance of MISFET by this, and can contribute to improvement in the speed of LSI, and high integration.

[Best Mode of Carrying Out the Invention]

[0022]

About the concentration distribution in the inside of the film of the nitrogen atom and metal atom in nitriding metal silicates, nitrogen concentration is the minimum the maximum and near a substrate interface near an electrode interface, and the semiconductor device proposed by this invention is characterized by metal concentration being the maximum the minimum and near a substrate interface near an electrode interface simultaneously with it.

[0023]

Near [above] the electrode interface has referred to the limited field including the true interface of a gate electrode and gate dielectric film, and this is the same also about near a substrate interface. So, below, some concrete examples of the concentration distribution in the inside of the gate dielectric film of a metal atom and a nitrogen atom are shown. Drawing 1 (a) - (c) is a key map showing the concentration distribution of the thickness direction of the metal atom in the gate dielectric film of this invention, and a nitrogen atom. 101 in a figure shows a silicon substrate, 103 shows the nitriding metal silicates as gate dielectric film, and 104 shows

the poly Si film as a gate electrode.

[0024]

As shown in drawing 1 (a), the concentration of the metal atom in the field which the field where the concentration of a metal atom is high is near the substrate interface, and the field where the concentration of a metal atom is low exists near the gate electrode interface, and is inserted into them is the interim concentration near both the interfaces. That is, in the field across which it faces near a substrate interface and near an electrode interface, the concentration of a metal atom is increasing from the electrode side gradually toward the substrate side on the fixed inclination. On the other hand, the concentration of a nitrogen atom is the maximum in a gate electrode interface, and is the minimum in a substrate interface, and the concentration of a nitrogen atom is decreasing gradually toward the substrate side on the fixed inclination from the electrode side.

[0025]

Drawing 1 (b) is a case where metal concentration increases from a gate electrode interface in monotone toward a substrate interface. As shown in drawing 1 (b), in a film, the inclination of the thickness direction of metal concentration does not necessarily need to be uniform, and may be changing on the way.

[0026]

Gate dielectric film is divided into two fields, a gate electrode interface side and the substrate interface side, about the concentration of a metal atom, and drawing 1 (c) is when metal concentration is uniform in each field. Also in this case, the metal concentration in gate dielectric film is high by the substrate side low by the gate electrode side. Such concentration distribution is acquired by forming gate dielectric film in two-layer. It is good by laminating many layers also as composition that the metal composition in gate dielectric film changes stair-like.

[0027]

These drawing 1 (a) As - (c) showed, the concentration of a metal atom does not need to be the maximum or the minimum in a true interface, All are contained in the range of this invention if it is the minimum near the substrate interface which means the limited field which serves as the maximum near the electrode interface which means a limited field including a gate electrode interface, and includes a substrate interface. This is the same also about the concentration distribution of a nitrogen atom. Even if it is a case where the concentration of metal or nitrogen serves as the maximum or the minimum inside more slightly than an interface, more specifically, it is contained in the range of this invention.

[0028]

By using the above-mentioned structure, the nitrogen partition toward which concentration inclined greatly is maintained stably, diffusion into the gate dielectric film of a gate electrode

composition atom is controlled, and only the gate electrode side can realize a nitriding metal-silicates film with the good characteristic of a semiconductor substrate interface.

[0029]

The reason is explained below. A portion with higher metal concentration has [the nitrogen atom in the gate dielectric film which consists of nitriding metal silicates] the weaker combination with the surrounding atom, and combination is as strong as a portion with metal concentration low on the other hand. Therefore, when the external factor urged to reconstruction of film Nakahara children, such as heat, is added and the concentration distribution of the metal atom in a film has the above-mentioned profile. The loss to the exterior of the nitrogen atom like near [where metal concentration is high] a substrate interface is stabilized as near [it is remarkable and metal concentration is / near / low] a gate electrode interface, and is maintained as it is. Therefore, as for the gate electrode side, concentration has a tendency which becomes high more spontaneously [the concentration of the nitrogen atom in gate dielectric film], and steep distribution of the nitrogen atom inclined and introduced into the gate electrode side by surface nitriding is maintained stably.

[0030]

Next, it inquires, referring to drawing 2 and drawing 3 for the concentration of a desirable metal atom near a gate electrode and near a substrate. The hafnium silicate nitride in which hafnium concentration $Hf/(Hf+Si)$ differs (15% and 35%) was formed. Nitrogen concentration is 40at.% and all of a presentation are uniform in a film. The MIS sample of silicon substrate / hafnium silicate nitride and poly-Si which uses these films as an insulator layer was produced.

[0031]

After adding heat treatment (inside of 1000 **, 30 seconds, and a nitrogen atmosphere) to this MIS sample, nitrogen concentration distribution of the thickness direction was measured by HR-RBS (High Resolution Rutherford Backscattering Spectroscopy) analysis. The result is drawing 2. The sample whose hafnium concentration is 35% has the intentionally low nitrogen concentration in a film compared with 15% of sample so that drawing 2 may show. This is considered that the nitrogen atom dissipated in the insulator layer exterior, and the nitrogen concentration in a film fell eventually by heat treatment only the sample with hafnium concentration high among both the samples whose nitrogen concentration was the same at the time of membrane formation. The concentration distribution of a depth direction can be known in above-mentioned HR-RBS. A component analysis is possible, using RBS and XPS (X-ray Photoelectron Spectroscopy) with a thin film like gate dielectric film.

[0032]

That is, combination with a nitrogen atom and the surrounding atom is so weak that hafnium concentration is high, and it is because combination is cut easily and it is emitted to the insulator layer exterior by the external factor to which reconstruction of atoms, such as heat, is

urged. If typically expressed about the hafnium concentration dependency of the stability in the inside of the film of this nitrogen, it will become like drawing 3. According to drawing 3, it is a maximum with desirable in order to maintain the nitrogen atom in a film on that occasion stably making hafnium concentration $Hf/(Hf+Si)$ less than 15%, and this concentration desirable as concentration near an electrode interface. It is a minimum with desirable in order to make the nitrogen atom in a film dissipate to the exterior carrying out hafnium concentration $Hf/(Hf+Si)$ more than 35%, and this concentration desirable as concentration near a substrate interface.

[0033]

In order to maintain stably the steep nitrogen concentration distribution in gate dielectric film as a result of the above examination, metal concentration $Metal/(Metal+Si)$ in a nitriding metal-silicates film will be concluded if it is important that carry out near an electrode and it considers it as not less than 35% near a substrate 15% or less.

[0034]

Hereafter, the more concrete embodiment of this invention is described in detail, referring to drawings.

[0035]

Drawing 4 is a figure showing the section composition of MISFET concerning the embodiment of this invention. This MISFET possesses the gate electrode 104 which consists of polysilicon in which the p type silicon substrate 101, the gate dielectric film 103 which consists of nitriding metal silicates formed on this silicon substrate 101, and the n type impurity formed on this gate dielectric film 103 were introduced. The source drain area 105 which is the diffusion zone into which the n type impurity was introduced is formed in the position which sandwiches the gate electrode 104 in the silicon substrate 101. The gate side attachment wall 106 which consists of silicon nitride films is formed in the side attachment wall of the gate electrode 104. 107 is an interlayer insulation film which consists of silicon oxide. The aluminum wiring 108 is connected to the gate electrode 104 and the source drain area 105 via the contact hole established in the interlayer insulation film 107. Two or more MISFET(s) are formed on the substrate 101, and each MISFET is separated by the isolation region 102.

[0036]

Next, n-MISFET which uses a hafnium silicate nitride film as the gate dielectric film 103 is explained as an example about a concrete formation method.

[0037]

First, as shown in drawing 5 (a), the slot for isolation is formed by reactive ion etching on a plane direction (100), the specific resistance 4 - the p type silicon substrate 101 of 6-ohmcm. Then, the isolation region 102 is formed by embedding LP gas-TEOS film, for example. Then, the gate dielectric film 103 is formed.

[0038]

When forming the gate dielectric film 103 by a chemical-vapor-deposition method (CVD method), the raw material gas Hf, for example, $C_{16}H_{40}N_4$, of a hafnium system, Oxygen is supplied in a reactor with the raw material gas of a silicon system, for example, $C_8H_{24}N_4Si$, and a hafnium ****- Kate film is formed. At this time, in the side near the silicon substrate of the gate dielectric film 103, hafnium content increases according to making it change so that the flow rate of oxygen may become high with time, and it decreases in the surface side. Hafnium content can also be adjusted with forming temperature. That is, since hafnium content can be lessened by the surface side by reducing forming temperature from 650 ** to 400 ** with time, this method may be used instead of adjusting an oxygen flow rate ratio.

[0039]

Membrane formation of the above-mentioned hafnium silicate film may be performed by an atomic-layer-deposition method (the ALD method). In this case, hafnium system raw material gas, silicon system raw material gas, and oxygen are supplied by turns, as shown in drawing 6. That is, the feed time per time of hafnium system gas and silicon system gas is in the state held to regularity T_{hf} and T_{si} , respectively, and the feed time per time of oxygen is changed so that it may lengthen one by one with $T_1 < T_2 < T_3 < T_4$. In the side near the silicon substrate of the gate dielectric film 103, hafnium content increases by this, and it decreases in the surface side.

[0040]

Membrane formation of a hafnium silicate film may be performed by the weld slag forming-membranes method. For example, weld slag membrane formation is carried out in argon and oxygen mixed gas, using a hafnium target and a silicon target simultaneously. It is made to change at this time, so that the ratio of the output of a hafnium target to that of a silicon target may make it small with time. In the side near the silicon substrate of the gate dielectric film 103, hafnium content increases by this, and it decreases in the surface side.

[0041]

Next, nitriding [the neighborhood of the surface of the hafnium silicate film 103] as shown in drawing 5 (b). For example, nitriding [heating in NO gas or NH_3 gas atmosphere / the neighborhood of the surface of the gate dielectric film 103]. A nitrogen atom may be introduced only into the surface using nitrogen ion pouring, and a nitrogen atom may be stabilized by rapid heating (RTA). Nitrogen may be introduced near the surface by the technique of irradiating with excitation (radical) nitrogen. It is effective especially when this method has desirable nitriding of the high concentration only near the surface.

[0042]

Next, as shown in drawing 5 (c), by a chemical-vapor-deposition method, a polysilicon film is deposited on the whole surface, this polysilicon film is patterned, and the gate electrode 104 is

formed. Then, for example in 450 ** and the pressure of 1-104 Pa, the 5-200-nm silicon nitride film 106 is deposited, using the mixed gas of the SiH_4 gas diluted with nitrogen gas, and NH_3 gas.

[0043]

Future processes are the same as that of the manufacturing process of the usual MISFET. The ion implantation of arsenic is performed, for example by accelerating voltage 20keV and dose $1 \times 10^{15} \text{cm}^{-3}$, and, specifically, the source drain area 105 is formed. Then, by a chemical-vapor-deposition method, the silicon oxide 107 used as an interlayer insulation film is deposited on the whole surface, and the opening of the contact hole is carried out to this interlayer insulation film 107. Then, an aluminum film is deposited on the whole surface by a sputtering technique, and the wiring 108 is formed by patterning this by reactive ion etching. MISFET shown in said drawing 4 can be formed through such a process.

[0044]

In MISFET formed in this way, since nitrogen concentration in the gate dielectric film 103 is made high enough in the gate electrode interface part, diffusion into the gate dielectric film 103 of the composition atom of the gate electrode 104 can be controlled. Since nitrogen concentration in the gate dielectric film 103 is made low enough in the substrate interface part, the increase in the interface state density of the silicon substrate 101 can be controlled.

[0045]

And since metal concentration is made low enough in the gate electrode interface part with high nitrogen concentration, diffusion of nitrogen in a gate electrode interface part can be controlled. Since metal concentration is made high enough in the substrate interface part with low nitrogen concentration, the loss to the exterior of nitrogen in a substrate interface part can be promoted. For this reason, a state highly low at the substrate side will be stably held by the gate electrode interface side as nitrogen concentration in the gate dielectric film 103.

[0046]

Therefore, also in a final product level, diffusion into the gate dielectric film 103 of the atom which constitutes the gate electrode 104 can be controlled, and a nitriding metal-silicates insulator layer with the good characteristic of an interface with the silicon substrate 101 can be obtained. It becomes possible to raise the performance of MISFET by this, and can contribute to improvement in the speed of LSI, and high integration.

[0047]

This invention is not limited to the embodiment mentioned above. According to an embodiment, although the silicon substrate was used as a substrate, the Si/SiGe board in which the Si layer was formed on the SiGe layer can also instead be used. Here, FET of the high mobility using a distortion Si channel is producible by having eased the lattice strain in the SiGe layer and giving a lattice strain (hauling distortion) to a Si layer. Some fields of a silicon

substrate may use the substrate of the SOI (Silicon OnInsulator) structure which replaced SiO_2 . It is also possible to apply to MISFET from which the shape of a silicon substrate differs, for example, Fin type FET.

[0048]

As a gate electrode, germanium or these mixtures may be used instead of silicon. Metal electrodes, such as TiN, TaN, W, Nb, Ru, and Ru oxide, may be used. In addition, in the range which does not deviate from the gist of this invention, it can change variously and can carry out.

[Brief Description of the Drawings]

[0049]

[Drawing 1]The key map showing the concentration distribution of the nitrogen atom in the gate dielectric film of MISFET proposed by this invention, and a metal atom.

[Drawing 2]The figure showing the result of being before and after heat treatment and having measured nitrogen concentration distribution of the thickness direction in the gate dielectric film which consists of hafnium silicate nitride by HR-RBS.

[Drawing 3]The key map showing the hafnium concentration dependency of the stability of nitrogen in a hafnium silicate nitride film.

[Drawing 4]The sectional view showing the outline structure of MISFET concerning the embodiment of this invention.

[Drawing 5]The sectional view showing the manufacturing process of MISFET of drawing 4.

[Drawing 6]The figure showing the gas supply timing at the time of forming a hafnium silicate nitride film by the ALD method.

[Description of Notations]

[0050]

101 -- Silicon substrate

102 -- Isolation region

103 -- Gate dielectric film

104 -- Gate electrode

105 -- Diffusion zone (source drain area)

106 -- Silicon nitride film

107 -- Interlayer insulation film

108 -- Wiring

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[0049]

[Drawing 1]The key map showing the concentration distribution of the nitrogen atom in the gate dielectric film of MISFET proposed by this invention, and a metal atom.

[Drawing 2]The figure showing the result of being before and after heat treatment and having measured nitrogen concentration distribution of the thickness direction in the gate dielectric film which consists of hafnium silicate nitride by HR-RBS.

[Drawing 3]The key map showing the hafnium concentration dependency of the stability of nitrogen in a hafnium silicate nitride film.

[Drawing 4]The sectional view showing the outline structure of MISFET concerning the embodiment of this invention.

[Drawing 5]The sectional view showing the manufacturing process of MISFET of drawing 4.

[Drawing 6]The figure showing the gas supply timing at the time of forming a hafnium silicate nitride film by the ALD method.


[Translation done.]


* NOTICES *

JP0 and INPIT are not responsible for any damages caused by the use of this translation.


- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS


[Drawing 1][Drawing 2]




[Drawing 3]




[Drawing 4]



[Drawing 5]



[Drawing 6]



[Translation done.]